全國高等教育自學考試計算機組成原理模擬試題及解析
第一部分 選擇題(共15分)
一、單項選擇題(本大題共15小題,每小題1分,共15分。在每小題列出的四個備選項中只有一個是符合題目要求的,請將其代碼填寫在題后的括號內。錯選、多選或未選均無分。)
1.若十進制數(shù)據(jù)為 137.625,則其二進制數(shù)為( )。
A.10001001.11 B.10001001.101 C.10001011.101 D.1011111.101
【分析】十進制數(shù)轉化為二進制數(shù)時,整數(shù)部分和小數(shù)部分要用不同的方法來處理。整數(shù)部分的轉化采用除基取余法:將整數(shù)除以2,所得余數(shù)即為2進制數(shù)的個位上數(shù)碼,再將商除以2,余數(shù)為八進制十位上的數(shù)碼……如此反復進行,直到商是0為止;對于小數(shù)的轉化,采用乘基取整法:將小數(shù)乘以2,所得積的整數(shù)部分即為二進制數(shù)十分位上的數(shù)碼,再將此積的小數(shù)部分乘以2,所得積的整數(shù)部分為二進制數(shù)百分位上的數(shù)碼,如此反復……直到積是0為止。此題經(jīng)轉換后得八進制數(shù)為10001001.101。
【答案】B
2.如果 [X]補=11110011,則[-X]補是()。
A.11110011 B.01110011 C.00001100 D.00001101
【分析】不論X是正數(shù)還是負數(shù),由[X]補求[-X]補的方法是對[X]補求補,即連同符號位一起按位取反,末位加1。本題[-X]補就是00001101。
【答案】D
3.一個n+1位整數(shù)移碼的數(shù)值范圍是( )
A.-2n+1
【分析】字長為n+1位,符號位為1位,則數(shù)值位為n位。當表示負數(shù)時,符號位為0,數(shù)值位全0為負數(shù)且值最小,為-2n;當表示正數(shù)時,符號位為1,數(shù)值位全為1時值最大,為2n-1
【答案】C
4.快速進位加法器的進位生成信號g和進位傳播信號p,其中g和p定義為:gi=xiyi ,p=xi+yi。第i位加法器產(chǎn)生的進位 是( )。
A.xi +yi B. C. D.xi yi ci
【分析】在設計多位的加法器時,為了加快運算速度而采用了快速進位電路,即對加法器的每一位都生成兩個信號:進位生成信號g和進位傳播信號p其中g和p定義為:gi=xiyi ,p=xi+yi。第i位加法器產(chǎn)生的進位: 。
【答案】B
5.原碼乘法是( )。
A.先取操作數(shù)絕對值相乘,符號位單獨處理
B.用原碼表示操作數(shù),然后直接相乘
C.被乘數(shù)用原碼表示,乘數(shù)取絕對值,然后相乘
D.乘數(shù)用原碼表示,被乘數(shù)取絕對值,然后相乘
【分析】原碼一位乘法中,符號位與數(shù)值位是分開進行計算的。運算結果的數(shù)值部分是乘數(shù)與被乘數(shù)數(shù)值位的乘積,符號是乘數(shù)與被乘數(shù)符號位的異或。
【答案】A
6.動態(tài)半導體存儲器的特點是( )
A.在工作中存儲器內容會產(chǎn)生變化
B.每次讀出后,需要根據(jù)原存內容重新寫入一遍
C.每隔一定時間,需要根據(jù)原存內容重新寫入一遍
D.在工作中需要動態(tài)地改變訪存地址
【分析】動態(tài)半導體存儲器是利用電容存儲電荷的特性記錄信息,由于電容會放電,必須在電荷流失前對電容充電,即刷新。方法是每隔一定時間,根據(jù)原存內容重新寫入一遍。
【答案】C
7.主存儲器和CPU之間增加高速緩沖存儲器的目的是( )。
A.解決CPU和主存之間的速度匹配問題
B.擴大主存儲器的容量
C.擴大CPU中通用寄存器的數(shù)量
D.既擴大主存容量又擴大CPU通用寄存器數(shù)量
【分析】高速緩沖存儲器是為提高存儲器帶寬而在主存儲器速度匹配問題。
【答案】A
8.指令系統(tǒng)中采用不同尋址方式的目的主要是( )。
A.實現(xiàn)存儲程序和程序控制
B.縮短指令長度,擴大尋址空間,提高編程靈活性
C.可以直接訪問外存
D.提供擴展操作碼的可能并降低譯碼難度
【分析】計算機的指令系統(tǒng)中對操作數(shù)的尋址采用不同的尋址方式,可以在有限的指令代碼長度范圍內增加指令的數(shù)量,可以擴大對內部存儲器的訪問空間,既擴大尋址空間,同時又給程序設計人員提供了更多編程的靈活性。
【答案】B
9.單地址指令中為了完成兩個數(shù)的算術運算,除地址碼指明的一個操作數(shù)外,另一個數(shù)常采用( )。
A.堆棧尋址 B.立即尋址 C.隱含尋址 D.間接尋址
【分析】單地址指令中為了完成兩個數(shù)的算術運算,除地址碼指明的一個操作數(shù)外,另一個數(shù)常采用隱含的尋址方式,這樣就可以在指令中省略對另一個操作數(shù)的描述,從而可減少機器指令代碼的長度。
【答案】C
10.從控制存儲器中讀取一條微指令并執(zhí)行相應操作的時間叫( )。
A.CPU周期 B.微周期 C.時鐘周期 D.機器周期
【分析】各種時間周期單位的含義如下:CPU周期是指完成一次CPU操作需要的時間;微周期是指計算機執(zhí)行一條微指令所需要的時間,也就是從控制存儲器中讀取一條微指令并執(zhí)行相應操作的時間;時鐘周期是指由計算機內部的時鐘發(fā)生器所產(chǎn)生的時鐘信號的周期時間,它是所有時間單位中周期最小的機器周期:指令執(zhí)行中每一步操作所需的時間,一般以CPU中完成一個運算操作所需時間作為機器周期的基本時間。
【答案】B
11.微程序控制器比組合邏輯控制器速度要慢,主要是由于增加了從( )讀取微指令的時間。
A.主存儲器 B.控制存儲器 C.高速緩存 D.指令寄存器
【分析】微程序控制方式下,由于微程序存儲在控制存儲器內,每一條微指令的執(zhí)行都需要對控制存儲器進行訪問,執(zhí)行的速度比用組合邏輯控制器直接產(chǎn)生控制信號的方式慢。
【答案】B
12.串行接口是指()。
A.主機和接口之間、接口和外設之間都采用串行傳送
B.主機和接口之間串行傳送,接口和外設之間并行傳送
C.主機和接口之間并行傳送,接口和外設之間串行傳送
D.系統(tǒng)總線采用串行總線
【分析】主機的工作速度較快,因此主機和接口之間采用并行傳送;外設的工作速度較慢,因此接口和外設之間采用串行傳送。
【答案】C
13.“總線忙”信號由( )建立。
A.獲得總線控制權的設備 B.發(fā)出“總線請求”的設備
C.總線控制器 D.CPU
【分析】在總線控制機制中,準備使用總線的設備向總線控制器發(fā)出“總線請求”由總線控制器進行裁決。如果經(jīng)裁決允許該設備使用總線,就由總線控制器向該設備發(fā)出一個“總線允許”信號。該設備接收到此信號后,發(fā)出一個“總線忙”信號用來通知其他設備總線己被占用。當該設備使用完總線時,將“總線忙”信號撤銷,釋放總線。
【答案】A
14.在調頻制記錄方式中,是利用( )來寫0或1。
A.電平高低的變化 B.電流幅值的變化
C.電流相位的變化 D.電流頻率的變化
【分析】在調頻制記錄方式中,信息的寫入是依靠寫入電流頻率的變化來實現(xiàn)的,寫1時的電流變化頻率是寫0時電流變化頻率的2倍。
【答案】D
15.磁盤存儲器的等待時間是指()。
A.磁盤旋轉一周所需的時間 B.磁盤旋轉半周所需的時間
C.磁盤旋轉2/3周所需的時間 D.磁盤旋轉1/3周所需的時間
【分析】磁盤訪問時間包括尋道時間和旋轉延遲時間。尋道時間是將磁頭定位到所要求的磁道上所需的時間;旋轉延遲時間是尋道完成后到該道上需要訪問的區(qū)域到達磁頭下的時間。這兩個時間都與磁頭和數(shù)據(jù)的位置有關,是隨機變化的,因此一般用平均值表示,即將磁盤旋轉半周的時間定義為磁盤存儲器的等待時間,也稱為磁盤的尋址時間。
【答案】B
所以,商是0010,即2;余數(shù)是0001,即1。
六、設計題(本大題共2小題,第1小題10分,第2小題15分,共25分)
1.單總線CPU結構如圖所示,其中有運算部件ALU、寄存器Y和Z,通用寄存器R0~R3、指令寄存器IR、程序計數(shù)器PC、主存地址寄存器MAR和主存數(shù)據(jù)寄存器MDR等部件。試擬出轉移指令 JMP #A的讀取和執(zhí)行流程。
【分析】擬出任意一條指令讀取和執(zhí)行流程,前三步都完全一樣,即讀取指令的步驟都一樣。
PC一>MAR 送指令地址
PC+1一>PC 計算下一條指令的地址
DBUS一>MDR,MDR一>IR 讀入指令
考試時,無論如何,也要寫上這三步。執(zhí)行流程根據(jù)指令的含義來寫,JMP #A指令的含義是程序跳轉至指令PC中存放的地址值加上指令中給出的偏移量所得的地址,即:IR(地址段)+PC 一> PC,根據(jù)指令的含義和單總線結構的特點就可以寫出指令執(zhí)行流程。
【答案】PC一>MAR
PC+1一>PC
DBUS一>MDR,MDR一>IR
PC一>Y
IR(地址段)+Y 一> Z
Z一>PC
2.用64K×16位/片的SRAM存儲器芯片設計一個總容量為256K×32位存儲器,CPU地址總線為A19~A0(低位),雙向數(shù)據(jù)總線D31~D0(低位),讀寫控制信號為 ,芯片的片選控制信號為 。請寫出片選信號邏輯式,繪出該存儲器邏輯框圖,注明各信號線。
【分析】用64K×16位/片的RAM存儲芯片構成一個256K×32位的存儲器,所需的芯片數(shù)量為:(256K × 32)/(64K × 16)=8片,每兩片作為一組共4組,每組內采用位擴展法組成一個64K ×32的模塊,4個64K ×32的模塊按字擴展法構成256K×32位的存儲器。此存儲器的容量為256K,需18位地址(218=256K),選用A17-A0作為地址線,A18, A19不用,各芯片的容量均為64K,需16位地址,用A15~A0向每個芯片提供地址,Al6, A17通過一個2-4譯碼器對4個模塊進行選擇,每個輸出控制一個模塊內的兩個芯片,各個模塊的片選控制信號CS對應的輸入分別為:00, 01、10, 11, 作為所有芯片的讀寫控制信號,D31-D0為32條數(shù)據(jù)線。
【答案】需的芯片數(shù)量為:(256K × 32)/(64K × 16)=8片,用A15~A0向每個芯片提供地址,Al6, A17用于片選。
北京 | 天津 | 上海 | 江蘇 | 山東 |
安徽 | 浙江 | 江西 | 福建 | 深圳 |
廣東 | 河北 | 湖南 | 廣西 | 河南 |
海南 | 湖北 | 四川 | 重慶 | 云南 |
貴州 | 西藏 | 新疆 | 陜西 | 山西 |
寧夏 | 甘肅 | 青海 | 遼寧 | 吉林 |
黑龍江 | 內蒙古 |