2011年計算機等級考試三級網(wǎng)絡(luò)技術(shù)考試要點(8)

　　【考點八】 存儲器

　　1.存儲器的基本組成及其讀寫操作(1)存儲器的基本組成部分主存儲器由存儲體、地址譯碼電路、驅(qū)動電路、讀寫電路和控制電路等組成。主存儲器主要功能是：

　�、俅鎯︙w：是信息存儲的集合體，由某種存儲介質(zhì)按一定結(jié)構(gòu)組成的存儲單元的集合。通常是二維陣列組織，是可供CPU和計算機其他部件訪問的地址空間。

　�、诘刂芳拇嫫�、譯碼電路與驅(qū)動器：即尋址系統(tǒng)，將CPU確定的地址先送至地址寄存器中，然后根據(jù)譯碼電路找到應(yīng)訪問的存儲單元。在存儲與譯碼器之間的驅(qū)動器的功能是減輕譯碼線驅(qū)動負載能力。由于一條譯碼線需要與它控制的所有存儲單元相聯(lián)，其負載很大。需要增加驅(qū)動器，以譯碼線連接驅(qū)動器的輸入端，由驅(qū)動器的輸出端控制連接在譯碼線上的所有存儲單元

　�、圩x寫電路與數(shù)據(jù)寄存器：根據(jù)CPU的命令，將數(shù)據(jù)從數(shù)據(jù)寄存器中寫入存儲體中特定的存儲單元或?qū)⒋鎯︙w中指定單元的內(nèi)容讀到數(shù)據(jù)寄存器中。

　�、芸刂齐娐罚航邮誄PU傳來的控制命令，經(jīng)過控制電路一系列的處理，產(chǎn)生一組時序信號控制存儲器的操作。在存儲器的組成中，存儲體是核心，其余部分是存儲的外圍線路。不同的存儲器都是由這幾部分組成，只是在選用不同的存儲介質(zhì)和不同的存取方式時，各部分的結(jié)構(gòu)與工作方式略有變化

　　(2)存儲體陣列計算機存儲器中存儲的是“0”和“1”的信息，每一個能存取一位二進制并能保持兩種狀態(tài)的元件稱為記憶元件。若干記憶元件組成存儲單元，一個存儲單元能夠存取一個或幾個字節(jié)的二進制信息。每個存儲單元都有一個地址編號，用以唯一標識存儲單元的位置。信息按地址存入指定的存儲單元中，按地址從指定的存儲單元中取出。存儲單元的集合稱為存儲體。由于存儲體中存儲單元的每個二進制位必須并行工作，因此將存儲單元按其地址的順序組成存儲陣列。

　　(3)存儲器的地址譯碼系統(tǒng)CPU要訪問存儲單元的地址由地址總線輸入到地址寄存器中。地址譯碼器將地址轉(zhuǎn)換為對應(yīng)地址線(字線)上的控制信號，以表示選中某一單元，并驅(qū)動相應(yīng)的讀寫電路，完成對存儲單元的讀寫操作。地址譯碼為兩種方式：一種是單譯碼方式，僅有一個譯碼器。譯碼器輸出的每條譯碼線對應(yīng)一個存儲單元。如地址位數(shù)N=10，即譯碼器可以有210=1024種狀態(tài)，對應(yīng)有1024條譯碼線(字線)即1024個存儲單元。另外一種是雙譯碼方式，將譯碼器分成X向和Y向兩個譯碼器，通過雙譯碼器的相互作用確定存儲單元的地址。設(shè)地址長度n仍為10，將其中的前5位輸入到X地址譯碼器中，譯出X0到X31譯碼線，分別選擇0～31行。將后5位輸入到Y(jié)地址譯碼器中譯出Y0到Y(jié)31譯碼線，分別選擇0～31列。X向譯碼器和Y向譯碼器引出的地址線都是25=32條。若采用X向和Y向交叉選擇，可以選擇從存儲單元(0，0)至(31，31)共25×25=1024個存儲單元地址。即同樣可以提供1024種狀態(tài)，而地址線只需要64條，比單譯碼器節(jié)省93.75%的地址線。

　　(4)存儲器的讀寫操作在CPU向存儲體發(fā)生讀操作命令時，首先由CPU將相應(yīng)存儲單元的地址碼送至地址寄存器中;地址譯碼器將地址寄存器中的地址編碼譯成相應(yīng)地址線(字線)的高電位，標志指定的存儲單元;然后在CPU的統(tǒng)一控制下，由控制電路將讀命令轉(zhuǎn)換成讀寫電路的操作，執(zhí)行將指定存儲單元的內(nèi)容傳送到數(shù)據(jù)寄存器的操作，完成了整個存儲器讀的操作。存儲器寫的操作與讀的操作相類似。不同類型的存儲器根據(jù)其特點有不同的讀寫操作控制電路、控制機構(gòu)、讀寫電路及地址譯碼器，但它們的基本操作原理大同小異。

　　2011年計算機等考三級網(wǎng)絡(luò)技術(shù)復(fù)習(xí)筆記匯總

　　2010年9月計算機等級考試成績查詢匯總

　　2011年上半年計算機等級考試報名時間匯總