2011年計(jì)算機(jī)等級(jí)考試三級(jí)網(wǎng)絡(luò)技術(shù)考試要點(diǎn)(8)

　　【考點(diǎn)八】 存儲(chǔ)器

　　1.存儲(chǔ)器的基本組成及其讀寫(xiě)操作(1)存儲(chǔ)器的基本組成部分主存儲(chǔ)器由存儲(chǔ)體、地址譯碼電路、驅(qū)動(dòng)電路、讀寫(xiě)電路和控制電路等組成。主存儲(chǔ)器主要功能是：

　　①存儲(chǔ)體：是信息存儲(chǔ)的集合體，由某種存儲(chǔ)介質(zhì)按一定結(jié)構(gòu)組成的存儲(chǔ)單元的集合。通常是二維陣列組織，是可供CPU和計(jì)算機(jī)其他部件訪(fǎng)問(wèn)的地址空間。

　�、诘刂芳拇嫫�、譯碼電路與驅(qū)動(dòng)器：即尋址系統(tǒng)，將CPU確定的地址先送至地址寄存器中，然后根據(jù)譯碼電路找到應(yīng)訪(fǎng)問(wèn)的存儲(chǔ)單元。在存儲(chǔ)與譯碼器之間的驅(qū)動(dòng)器的功能是減輕譯碼線(xiàn)驅(qū)動(dòng)負(fù)載能力。由于一條譯碼線(xiàn)需要與它控制的所有存儲(chǔ)單元相聯(lián)，其負(fù)載很大。需要增加驅(qū)動(dòng)器，以譯碼線(xiàn)連接驅(qū)動(dòng)器的輸入端，由驅(qū)動(dòng)器的輸出端控制連接在譯碼線(xiàn)上的所有存儲(chǔ)單元

　　③讀寫(xiě)電路與數(shù)據(jù)寄存器：根據(jù)CPU的命令，將數(shù)據(jù)從數(shù)據(jù)寄存器中寫(xiě)入存儲(chǔ)體中特定的存儲(chǔ)單元或?qū)⒋鎯?chǔ)體中指定單元的內(nèi)容讀到數(shù)據(jù)寄存器中。

　�、芸刂齐娐罚航邮誄PU傳來(lái)的控制命令，經(jīng)過(guò)控制電路一系列的處理，產(chǎn)生一組時(shí)序信號(hào)控制存儲(chǔ)器的操作。在存儲(chǔ)器的組成中，存儲(chǔ)體是核心，其余部分是存儲(chǔ)的外圍線(xiàn)路。不同的存儲(chǔ)器都是由這幾部分組成，只是在選用不同的存儲(chǔ)介質(zhì)和不同的存取方式時(shí)，各部分的結(jié)構(gòu)與工作方式略有變化

　　(2)存儲(chǔ)體陣列計(jì)算機(jī)存儲(chǔ)器中存儲(chǔ)的是“0”和“1”的信息，每一個(gè)能存取一位二進(jìn)制并能保持兩種狀態(tài)的元件稱(chēng)為記憶元件。若干記憶元件組成存儲(chǔ)單元，一個(gè)存儲(chǔ)單元能夠存取一個(gè)或幾個(gè)字節(jié)的二進(jìn)制信息。每個(gè)存儲(chǔ)單元都有一個(gè)地址編號(hào)，用以唯一標(biāo)識(shí)存儲(chǔ)單元的位置。信息按地址存入指定的存儲(chǔ)單元中，按地址從指定的存儲(chǔ)單元中取出。存儲(chǔ)單元的集合稱(chēng)為存儲(chǔ)體。由于存儲(chǔ)體中存儲(chǔ)單元的每個(gè)二進(jìn)制位必須并行工作，因此將存儲(chǔ)單元按其地址的順序組成存儲(chǔ)陣列。

　　(3)存儲(chǔ)器的地址譯碼系統(tǒng)CPU要訪(fǎng)問(wèn)存儲(chǔ)單元的地址由地址總線(xiàn)輸入到地址寄存器中。地址譯碼器將地址轉(zhuǎn)換為對(duì)應(yīng)地址線(xiàn)(字線(xiàn))上的控制信號(hào)，以表示選中某一單元，并驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)存儲(chǔ)單元的讀寫(xiě)操作。地址譯碼為兩種方式：一種是單譯碼方式，僅有一個(gè)譯碼器。譯碼器輸出的每條譯碼線(xiàn)對(duì)應(yīng)一個(gè)存儲(chǔ)單元。如地址位數(shù)N=10，即譯碼器可以有210=1024種狀態(tài)，對(duì)應(yīng)有1024條譯碼線(xiàn)(字線(xiàn))即1024個(gè)存儲(chǔ)單元。另外一種是雙譯碼方式，將譯碼器分成X向和Y向兩個(gè)譯碼器，通過(guò)雙譯碼器的相互作用確定存儲(chǔ)單元的地址。設(shè)地址長(zhǎng)度n仍為10，將其中的前5位輸入到X地址譯碼器中，譯出X0到X31譯碼線(xiàn)，分別選擇0～31行。將后5位輸入到Y(jié)地址譯碼器中譯出Y0到Y(jié)31譯碼線(xiàn)，分別選擇0～31列。X向譯碼器和Y向譯碼器引出的地址線(xiàn)都是25=32條。若采用X向和Y向交叉選擇，可以選擇從存儲(chǔ)單元(0，0)至(31，31)共25×25=1024個(gè)存儲(chǔ)單元地址。即同樣可以提供1024種狀態(tài)，而地址線(xiàn)只需要64條，比單譯碼器節(jié)省93.75%的地址線(xiàn)。

　　(4)存儲(chǔ)器的讀寫(xiě)操作在CPU向存儲(chǔ)體發(fā)生讀操作命令時(shí)，首先由CPU將相應(yīng)存儲(chǔ)單元的地址碼送至地址寄存器中;地址譯碼器將地址寄存器中的地址編碼譯成相應(yīng)地址線(xiàn)(字線(xiàn))的高電位，標(biāo)志指定的存儲(chǔ)單元;然后在CPU的統(tǒng)一控制下，由控制電路將讀命令轉(zhuǎn)換成讀寫(xiě)電路的操作，執(zhí)行將指定存儲(chǔ)單元的內(nèi)容傳送到數(shù)據(jù)寄存器的操作，完成了整個(gè)存儲(chǔ)器讀的操作。存儲(chǔ)器寫(xiě)的操作與讀的操作相類(lèi)似。不同類(lèi)型的存儲(chǔ)器根據(jù)其特點(diǎn)有不同的讀寫(xiě)操作控制電路、控制機(jī)構(gòu)、讀寫(xiě)電路及地址譯碼器，但它們的基本操作原理大同小異。

　　2011年計(jì)算機(jī)等考三級(jí)網(wǎng)絡(luò)技術(shù)復(fù)習(xí)筆記匯總

　　2010年9月計(jì)算機(jī)等級(jí)考試成績(jī)查詢(xún)匯總

　　2011年上半年計(jì)算機(jī)等級(jí)考試報(bào)名時(shí)間匯總