全國計算機等級考試四級復習綱要一

 六、運算器

    1.運算器的組成

    多功能算術/邏輯運算單元（ALU）:

    （1）基本思想

    （2）邏輯表達式

    對一片ALU來說，可有三個進位輸出。其中G稱為進位發(fā)生輸出，P稱為進位傳送輸出。在電路中，多加這兩個進位輸出的目的是為了便于實現(xiàn)多片（組）ALU之間的先行進位，為此，還需一個配合電路，它稱為先行進位發(fā)生器（CLA）。

    內(nèi)部總線:

    根據(jù)總線所處位置，總線分為內(nèi)部總線和外部總線兩類。內(nèi)部總線是指CPU內(nèi)各部件的連線，而外部總線是指系統(tǒng)總線，即CPU與存儲器、I/O系統(tǒng)之間的連線。

    按總線的邏輯結構來說，總線可分為單向傳送總線和雙向傳送總線。所謂單向總線，就是信息只能向一個方向傳送。所謂雙向總線，就是信息可以向兩個方向傳送。換句話說，總線既可以用來發(fā)送數(shù)據(jù)，也可以用來接收數(shù)據(jù)。

    總線的邏輯電路往往是三態(tài)的，即輸出電平有三種狀態(tài):邏輯“1”、邏輯“0”和“浮空”狀態(tài)。

    2.運算器的基本結構

    運算器包括ALU、陣列乘除器件、寄存器、多路開關或三態(tài)緩沖器、數(shù)據(jù)總線等邏輯部件�，F(xiàn)代計算機的運算器大體有如下三種結構形式。①單總線結構的運算器②雙總線結構的運算器③三總線結構的運算器

    七、控制器

    1.控制器在CPU中的位置

    中央處理器（CPU）由兩個主要部分———控制器及運算器組成。其中程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器等組成了控制器。它是對計算機發(fā)布命令的“決策機構”，協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作，因此，它處于CPU中極其重要的位置。在CPU中，除算術邏輯單元（ALU）及累加器外，尚有下列邏輯部件:

    （1）緩沖寄存器（DR）

    緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字;反之，當向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在這里。緩沖寄存器的作用是:①作為CPU和內(nèi)存、外部設備之間信息傳送的中轉站;②補償CPU和內(nèi)存、外部設備之間在操作速度上的差別;

    ③在單累加器結構的運算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。

    （2）指令寄存器（IR）指令寄存器用來保存當前正在執(zhí)行的一條指令。指令劃分為操作碼和地址碼字段，它們由二進制數(shù)字組成。為執(zhí)行任何給定的指令，必須對操作碼進行譯碼，以便指出所要求的操作。指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。操作碼一經(jīng)譯碼后，即可向操作控制器發(fā)生具體操作的特定信號。

    （3）程序計數(shù)器（PC）

    為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數(shù)器（PC）正是起到這種作用，所以通常又稱其為指令計數(shù)器。

    （4）地址寄存器（AR）

    地址寄存器用來保存當前CPU所要訪問的內(nèi)存單元的地址。由于在內(nèi)存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存讀/寫操作完成為止。

    （5）累加寄存器（AC）

    累加寄存器AC通常簡稱為累加器。它的功能是:當運算器的算術/邏輯單元（ALU）執(zhí)行全部算術和邏輯運算時，為ALU提供一個工作區(qū)。例如，在執(zhí)行一個加法前，先將一個操作數(shù)暫時存放在AC中，再從存放中取出另一個操作數(shù)，然后同AC的內(nèi)容相加，所得結果送回AC中，而AC中原有的內(nèi)容隨即被破壞。顧名思義，累加寄存器用來暫時存放ALU運算的結果信息。顯然，運算器中至少要有一個累加器寄存器。

    由于運算器的結構不同，可采用多個累加寄存器。

希望與更多計算機等級考試的網(wǎng)友交流，請進入計算機等級考試論壇

更多信息請訪問：考試吧計算機等級考試欄目